

Trabalho 1

Testbench – Circuitos Combinacionais

Objetivos:

- Circuitos Lógicos;
- Linguagem de Descrição de Hardware – VHDL / System Verilog;
- Verificação Funcional;
- Simulação Funcional;
- Testbench;
- Geração de Estímulos;
- Assert / Report.

Especificação:

1. Considere uma especificação de projeto de um circuito lógico decodificador, puramente combinacional, que receba uma sequência numérica codificada em *scancode* e a converta em uma sequência numérica no formato *ASCII*;
2. A entidade deste circuito lógico foi nomeada como “decoder_scancode_ascii”;
3. A Tabela 1 apresenta os nomes, os tipos, e as características funcionais das interfaces contidas na entidade do circuito lógico “decoder_scancode_ascii”.

Função	Porta	Sentido	Tamanho
scancode_in	Dado de Entrada	Entrada	8 Bits
ascii_out	Dado de Saída	Saída	8 Bits

Tabela 1 – Características da Entidade.

4. Considere que o bit mais significativo dos vetores de entrada e saída são os bits da esquerda (bit 7);
5. Para identificação da relação entre o SCANCODE de um teclado e o respectivo caractere na tabela ASCII utilize a Figura 1.



Figura 1 – Referência do Scancode.

6. Considerar durante o processo de implementação todas as teclas relativas a caracteres alfanuméricos apresentadas na Figura 1;
7. Segundo a especificação, todas as entradas que não forem alfanuméricas deverão gerar uma saída numérica igual a x"FF";

Testbench:

1. Você receberá um netlist, descrito em VHDL, que foi implementado baseado na especificação do projeto descrita neste documento;
2. Você deverá realizar a verificação funcional deste circuito lógico combinacional;
3. O arquivo contendo este netlist foi nomeado como “decoder_scancode_ascii_map.vhd”;
4. Implemente um Modelo de Referência Funcional (Golden) baseado na especificação;
5. Este modelo de referência deverá ter sua entidade nomeada como “decoder_scancode_ascii_golden”;
6. Implemente um Testbench que realize a Verificação Funcional Automática do Circuit Under Verification (CUV) baseado na comparação com o seu Modelo de Referência Funcional (Golden);
7. A Figura 2 pode ser utilizada como referência para a sua implementação;




Figura 2 – Diagrama de Referência.

8. Desenvolva uma estrutura de geração de estímulos para o seu Testbench que excite ambos os modelos de forma simultânea;
9. Desenvolva uma estrutura lógica que verifique (checker) se ambos os modelos (CUV e Golden) possuem alguma divergência funcional;
10. Caso sejam encontradas divergências funcionais entre os modelos, apresente estas diferenças em um Relatório de Verificação indicando as entradas, o resultado esperado, e o resultado obtido na saída do circuito lógico;
11. A Tabela 2 pode ser usada como referência para o Relatório de Verificação:

Entrada (HEX)	Entrada (DEC)	Resultado Esperado (HEX)	Resultado Obtido (HEX)

Tabela 2 – Modelo de Relatório de Verificação.

Critérios de Avaliação:

A avaliação desta experiência laboratorial seguirá os critérios indicados abaixo:

- a) Modelo de Referência – Golden (10%)**
- b) Testbench (45%):**
 - Instanciação do CUV;
 - Instanciação Golden;
 - Estruturas de Geração de Estímulos;
 - Estrutura de Checagem / Assert;
- c) Relatório de Verificação / Identificação de Inconsistências (45%);**

Relatório / Código:

O relatório de verificação e os códigos fonte (*.vhd / *.sv) contendo as informações sobre o desenvolvimento dos itens anteriores deverão ser postados na **Área Moodle** da disciplina **até o dia 10/04/2026** prevista nesta especificação.

- **Acesso ao paxos:**

```
ssh -X usuario@paxos.inf.pucrs.br -p 8888
```

Escolher usuário no moodle da disciplina.

- **Comandos de Referência:**

- a) No Terminal, utilizar estes comandos para carregar o simulador Questa:**

```
source /soft64/source_gaph  
module load questa  
vsim &
```

- b) Executando um *script* no *Transcript* do Questa:**

```
do script.do
```

- c) Executando um *script* direto no terminal do linux:**

```
vsim -do script.do
```